ИИ‑агент създаде пълен RISC‑V процесор за 12 часа, използвайки само заявка от 219 думи

Кратко съдържание на новината

* Стартапът Verkor.io използва собствената си ИИ‑система *Design Conductor*, за да генерира напълно работеща ядро на процесор базирана на RISC‑V в 12 часа.

* Полученият чип, наречен VerCore, представлява петстъпово конвейерно ядро без кеш и паралелно изпълнение. При честота от 1,48 ГГц в технологичния процес ASAP7 той набра 3261 точки в теста CoreMark – почти толкова, колкото мобилният Intel Celeron SU2300 от 2011 г.

* В статията се описва подробно архитектурата на конвейера (избор → декодиране → изпълнение → достъп до памет → запис), както и оптимизациите, включително бързият умножител Бут‑Уолс и схемата с едно тактово наказание за разклонение.

* Ядрото не е било произведено на реален чип; неговата работоспособност беше проверена със симулатора Spike. VerCore може да стартира uCLinux в тази среда.

* Авторите отбелязват, че традиционната разработка на високопроизводителни чипове струва над 400 млн долара и отнема от 18 до 36 месеца с участието на стотици инженери. В същото време техният автономен процес от спецификация до GDSII завърши се за 12 часа.

* Ограниченията на базовите езикови модели са открити в работата: понякога моделът „недооценява сложността“ и се опитва да внесе прекомерни промени, а при разсъждение за Verilog го интерпретира погрешно като последователен език. Това усложнява отстраняването на проблеми с времето на проекта.

* За преминаване към сериално производство ще са нужни 5–10 души, а растежът в сложността на проектите води до нелинейно увеличение на изчислителните изисквания, което затруднява комерсиалното мащабиране.

* Verkor планира да публикува изходния код и скриптовете за изграждане до края на април и да демонстрира реализирането на FPGA на конференцията DAC.

Така стартапът показа как автономният ИИ‑агент може значително да ускорява проектирането на процесор, но останат въпроси относно мащабируемостта и надеждността в реалното производство.